賽普拉斯瞄準(zhǔn)的市場增長速度要快于包括汽車，工業(yè)和消費(fèi)電子市場任內(nèi)的半導(dǎo)體行業(yè)。在安全無線技術(shù)，連同MCU，存儲器，模擬IC和USB控制器，為物聯(lián)網(wǎng)領(lǐng)域提供了明顯的競爭優(yōu)勢，并在新興市場（包括聯(lián)網(wǎng)設(shè)備和自動駕駛汽車）上實(shí)現(xiàn)了飛躍。
 
系統(tǒng)設(shè)計(jì)人員可以使用ERR引腳來監(jiān)視SRAM中數(shù)據(jù)的完整性。由于僅當(dāng)SRAM檢測到并糾正了一位錯誤時(shí)才聲明ERR信號，因此建議弱下拉該信號以避免在寫操作期間或SRAM被禁用時(shí)出現(xiàn)中間電壓電平。在寫周期或芯片禁用周期中，ERR引腳處于HI-Z狀態(tài)。
 
1、連接ERR引腳
無需ERR引腳的賽普拉斯SRAM可以像傳統(tǒng)SRAM一樣在系統(tǒng)中連接。對于具有ERR選項(xiàng)的SRAM，系統(tǒng)設(shè)計(jì)人員需要在系統(tǒng)中正確連接ERR引腳。如果系統(tǒng)中未使用ERR引腳，則可以將其保持打開狀態(tài)。本節(jié)介紹了在三種基本情況下使用SRAM連接ERR引腳的方法。
•具有單個(gè)SRAM的系統(tǒng)
•寬度擴(kuò)展
•深度擴(kuò)展
 
1.1具有單個(gè)SRAM的系統(tǒng)
在只有一個(gè)SRAM器件連接到板載控制器/ASIC/FPGA4的系統(tǒng)中，可以將ERR引腳連接到ASIC的GPIO/中斷引腳。在每個(gè)讀取周期中，控制器都可以監(jiān)視ERR引腳的輸出。當(dāng)檢測到ERR引腳上的高電平時(shí)，ASIC應(yīng)啟動軟件子例程以重寫從SRAM讀取的正確數(shù)據(jù)。圖6顯示了此方案的體系結(jié)構(gòu)。
 
1.2寬度擴(kuò)展
新一代控制器具有32位數(shù)據(jù)接口。在這類應(yīng)用中，系統(tǒng)設(shè)計(jì)人員可以通過使用兩個(gè)帶有ERR引腳的CYPRESS 65納米SRAM來擴(kuò)展數(shù)據(jù)總線寬度。系統(tǒng)軟件必須分別監(jiān)視兩個(gè)ERR引腳。系統(tǒng)設(shè)計(jì)人員可以將兩個(gè)x16賽普拉斯SRAM連接到控制器的32位總線。
 
在這種情況下，在讀取周期中，如果來自兩個(gè)SRAM的ERR信號被置為有效，則必須清除并重寫該SRAM器件中的數(shù)據(jù)以保持?jǐn)?shù)據(jù)完整性。圖7顯示了這種情況下的接口方法。兩個(gè)1Mx16（16-Mb）SRAM以寬度擴(kuò)展模式連接，以創(chuàng)建1Mx32（32Mb）的存儲空間。
     
1.3深度擴(kuò)展
在某些內(nèi)存密集型應(yīng)用程序中，SRAM的可用密度可能無法滿足應(yīng)用程序的內(nèi)存要求。在這種情況下，系統(tǒng)設(shè)計(jì)人員可以使用賽普拉斯的65納米SRAM進(jìn)行深度擴(kuò)展。
 
可以使用高階地址信號（在此示例中為A20）選擇SRAM，而可以連接來自兩個(gè)SRAM的其余地址信號，I/O信號，控制信號和ERR信號，如圖8所示。兩個(gè)1Mx16（16-Mb）SRAM以深度擴(kuò)展模式連接以創(chuàng)建2Mx16（32Mb）的存儲空間。根據(jù)A20信號，一個(gè)SRAM器件被使能，另一個(gè)被禁用。禁用的SRAM器件將使其ERR引腳保持為HI-Z狀態(tài)，以便活動的SRAM可以正確驅(qū)動組合的ERR信號